DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03930726

ELECTROOPTICAL DEVICE

PUB. NO.:

**04-295826** [JP 4295826 A]

PUBLISHED:

October 20, 1992 (19921020)

INVENTOR(s): YAMAZAKI SHUNPEI

MASE AKIRA

HIROKI MASAAKI

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

03-084653 [JP 9184653]

FILED:

March 25, 1991 (19910325)

INTL CLASS:

[5] G02F-001/136; G02F-001/133; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 1496, Vol. 17, No. 107, Pg. 11, March

04, 1993 (19930304)

## **ABSTRACT**

PURPOSE: To enhance the reliability of the display device for which an electrooptical element, such as liquid crystal, is utilized or the device which applies this device and for which device thin-film transistors(TFTRs) are used and to prolong the life of the device by proposing the device prevents the destruction of the TFTRs by the surge voltage which infiltrated from the outside by a certain cause.

CONSTITUTION: The two TFTRs of a p channel type and n channel type are formed on a transparent substrate consisting of glass, etc., and gate electrodes 1303 and source and drain electrodes 1304, 1305 thereof are connected by wirings 1307, 1308 to be used as resistors, by which the circuit necessary as a protective circuit is constituted. This protective circuit is produced by the same stage as for the stage for producing the TFTRs of the p channel type or n channel type or both thereof formed in display element regions.

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-295826

(43)公開日 平成4年(1992)10月20日


技術表示箇所	FI	識別記号 庁内整理番号			(51) Int.Cl.*		
		9018-2K		500	1/136	G02F	
		7820 – 2 K		550	1/133		
		8728 - 4M	Α	4	27/12 29/784	HOIL	
0 1 L 29/78 3 1 1 C	H01L	9056 - 4 M					
審査請求 未請求 請求項の数6(全 13 頁)	1	•					
出題人 000153878	(71)出願人		<del></del>	<del>7</del> 3−84653	*	21)出顧番号	
株式会社半導体エネルギー研究所	1					/12340	
神奈川県厚木市長谷398番地		125日	3月	3年(1991)	平5	22)出願日	
発明者 山崎 舜平	(72)発明者					оч, щ-у- <u>—</u>	
神奈川県厚木市長谷398番地 株式会社半							
導体エネルギー研究所内	ļ						
発明者 間瀬 晃	(72)発明者						
神奈川県厚木市長谷398番地 株式会社半				•			
導体エネルギー研究所内							
発明者 資木 正明	(72)発明者						
神奈川県厚木市長谷398番地 朱式会社半	1.						
導体エネルギー研究所内				•			
最終頁に続く							

## (54) 【発明の名称】 電気光学装置

### (57)【要約】

【目的】 本発明は、液晶等の電気光学素子を利用した 表示装置あるいはそれを応用した装置で、薄膜トランジ スタを使用するものに関し、薄膜トランジスタが外部か ら何らかの理由で侵入したサージ電圧によって破壊され るのを防ぐ装置を提案し、よって、表示装置の信頼性を 高め、長寿命を達成することを目的とする。

【領成】 ガラス等の透明な基板上に設けられたPチャネル型とNチャネル型の2つの薄膜トランジスタが形成されており、そのゲイト電極とソース、ドレインの電極とが抵抗として用いられる配線によって接続され、保護回路として必要な回路を構成し、そして、この保護回路は、表示素子領域に形成されるPチャネル型あるいはNチャネル型、あるいはその両方の薄膜トランジスタの作型と同じ工程で作製されたことを特徴とする表示装置の保護回路。



(2)

特開平4-295826

#### 【特許請求の範囲】

【韻求項1】基板上にマトリックス構成を有する一対の 信号級が儲けられた電気光学装置であって、それぞれの 適素電極にPチャネル型薄膜トランジスタとNチャネル 型薄膜トランジスタとを相補型に構成した相補型薄膜ト ランジスタを設け、該相補型薄膜トランジスタの入出力 側の一方を前記画素電極へ、他の一方を前記マトリック ス構成を有する一対の信号線の第1の信号線へ接続し、 かつ前記相補型薄膜トランジスタのゲイトを前記マトリ ックス構成を有する信号線の第2の信号線へ接続した電 10 気光学装置において、少なくとも第1の信号線の入力端 子部または第2の信号線の入力端子部と第3の重振との 間にツェナーダイオード特性を有する素子が設けられた ことを特徴とする電気光学装置。

【請求項2】請求項1において、ツェナーダイオード特 · 性を有する素子は1組のPチャネル型薄膜トランジスタ およびNチャネル型薄膜トランジスタからなることを特 徴とする電気光学装置。

【請求項3】 基板上にマトリックス構成を有する一対の 信号線が設けられた電気光学装置であって、Pチャネル 20 型薄膜トランジスタの入出力部分の一方とパテャネル型 薄膜トランジスタの入出力部分の一方とがそれぞれ接続 されており、かつ前記PおよびNチャネル型薄膜トラン ジスタのゲイト電極は互いに接続されている相補型薄膜 トランジスタを駆動業子として用いたことを特徴とする 電気光学装置において、少なくとも第1の信号線の入力 端子部または第2の信号線の入力端子部と第3の電極と の間にツェナーダイオード特性を育する素子が設けられ たことを特徴とする電気光学装置。

【請求項4】請求項3において、ツェナーダイオード特 30 性を有する素子は1組のPチャネル型薄膜トランジスタ およびNチャネル型薄膜トランジスタからなることを特 後とする意気光学装置。

【請求項5】 基板上にマトリックス構成を有する一対の 信号線が儲けられた電気光学装置であって、それぞれの 画素電極として少なくとも1つのPチャネル型薄膜トラ ンジスタもしくはNチャネル型薄膜トランジスタのどち らか一方のみを設け、玻薄膜トランジスタの入出力側の 一方を前記画素電櫃へ、他の一方を前記マトリックス構 成を有する一対の信号線の第1の信号線へ接続し、かつ 40 前記薄膜トランジスタのゲイトを前記マトリックス構成 を有する信号線の第2の信号線へ接続した電気光学装置 において、少なくとも第1の信号線の入力端子部または、 第2の信号線の入力端子部と第3の電極との間にツェナ ーダイオード特性を有する素子が設けられたことを特徴 とする韓気光学装置。

【請求項6】基板上にマトリックス構成を有する一対の 信号線が儲けられた電気光学装置であって、それぞれの 画素電視として少なくとも1つのPチャネル型薄膜トラ

あるいは両方を設け、該薄膜トランジスタの入出力側の 一方を前記画素電極へ、他の一方を前記マトリックス構 成を有する一対の信号線の第1の信号線へ接続し、かつ 前記薄膜トランジスタのゲイトを前記マトリックス構成 を有する信号線の第2の信号線へ接続した電気光学装置 において、少なくとも第1の信号線の入力端子部または 第2の信号線の入力端子部と第3の電極との間に、少な くとも1つのPチャネル型薄膜トランジスタもしくはN チャネル薄膜トラジスタの一方あるいは両方を有するこ とを特徴とする電気光学装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画素の存在する部分に 薄膜トランジスタが存在し、これら薄膜トランジスタが 画業の駆動装置として機能する表示装置、およびこのよ うな形態の表示装置を利用した各種装置に関する。すな わち、本発明は、ネマチック、コレスチック、スメクチ ック等の方式を利用した液晶ディスプレーや、液晶ディ スプレーと同様な表示装置を有する投射型装置(液晶プ ロジェクター等)、あるいは液晶以外に重気的な信号に よって、光学特性を制御できる材料を用いて静的な、あ るいは動的な映像や信号を表示する装置に関する。

[0002]

【従来の技術】上記に列挙した表示装置は各画素ごとに 薄膜トランジスタ等の駆動装置が存在し、画素を制御す るという、いわゆるアクティブマトリックス方式を採用 している。各面素に割り当てられる薄膜トランジスタの 数は図1に示されるものでは1個であり、また図2ない し図4に示されるものでは、2個もしくは必要によって はそれ以上の数の薄膜トランジスタが使用される。ま た、方式によっては、複数の面素を1つもしくはそれ以 上の数の薄膜トランジスタが使用される場合もある。い ずれの場合でも、各画素は縦方向と横方向に複数の信号 線を配置し、これらの交点に液晶素子のごとき電気光学 **素子を配置し、薄膜トランジスタによって、縦横の信号** 線によって送られたデータをもとに電気光学素子を削御 する.

【0003】図1にはこのようなアクティブマトリック ス方式の回路を説明するために、1個素の回路を示し た。 縦方向のデータ 駆動回路 101からは、複数の信号 線103a~dが延びている。また、横方向のデータ駆 動回路102からも、同様に、複数の信号線104a~ dが延びている。図1には信号線103aと104aが 交差する部分の電気光学素子を駆動する回路について書 かれている。すなわち、両信号線の交差する部分の近傍 に薄膜トランジスタが設けられ、信号観103aは薄膜 トランジスタのゲイト電振105に接続され、また、信 号線104aは薄膜トランジスタのドレイン電極106 に接続されている。そして、薄膜トランジスタのソース ンジスタもしくはNチャネル型薄膜トランジスタの一方 50 電極107は、液晶のごとき電気光学業子108に接続

(3)

特闘平4-295826

.3

されている。図Ⅰでは、薄膜トランジスタは、Nチャネ ル型薄膜トランジスタを使用しているが、Pチャネル型 薄膜トランジスタを使用しても構わない。

【0004】図2はCMOSインパータ型のアクティブ マトリックス方式で、図1のアクティブマトリックス方 式と同様に、縦方向のデータ駆動回路201からは、複 数の信号頼203a~dが延びている。また、横方向の データ駆動回路202からも、同様に、複数の信号線2 04a~dが延びている。図1の場合とは異なり、信号 親204に平行して、配練204、が走っている。そし 20 され、桌子として機能しなくなる。 て、図1と同様に、両信号線の交差する部分の電気光学 素子を駆動するために2個の薄膜トランジスタが使用さ れる。図に示されているように薄膜トランジスタはPチ ャネル型トランジスタとNチャネル型トランジスタであ り、信号線203aは、両トランジスタのゲイト電極2 05pおよび205nに接続されている。また、Pチャ ネル薄膜トランジスタのドレイン電極206pは信号線 204aに接続され、Nチャネル薄膜トランジスタのド レイン電極206πは配線204、に接続されている。 さらに、PおよびNチャネル型薄膜トランジスタのソー 20 る。 ス電標207pおよびnはどちらも液晶等の電気光学素 子208に接続されている。

【0005】図2はCMOSパッファー型のアクティブ マトリックス方式で、図2のアクティブマトリックス方 式と同様に、縦方向のデータ駆動回路301からは、複 数の信号線303a~dが延びている。また、横方向の データ駆動回路302からも、同様に、複数の信号線3 04a~dおよび配額204'a~dが走っている。そ して、図2と同様に、両信号線の交差する部分の電気光 学案子を駆動するためにPチャネル型トランジスタとN チャネル型トランジスタが使用され、信号線303a は、両トランジスタのゲイト電極305pおよび305 nに接続されている。また、Nチャネル遊聴トランジス タのドレイン電極306nは信号線304aに接続さ れ、Pチャネル薄膜トランジスタのドレイン電径306 pは配線304°に接続されている。さらに、Pおよび Nチャネル型薄膜トランジスタのソース電極307pお よびnはどちらも液晶等の電気光学素子308に接続さ れている。

【0006】図4はCMOSトランスファーゲイト型の アクティブマトリックス方式で、図1のアクティブマト リックス方式と同様に、縦方向のデータ駆動回路401 からは、複数の信号線403a~dが延びている。ま た、横方向のデータ駆動回路402からも、同様に、複 数の信号線404a~dが延びている。そして、図2お よび図3と同様に、両信号線の交差する部分の電気光学 森子を駆動するためにPチャネル型トランジスタとNチ ャネル型トランジスタが設けられ、信号線403aは、 両トランジスタのソース電極406 pおよび406 πに 接続されている。また、両薄膜トランジスタのゲイト電 50 半導体と金属とのショットキー接合を利用したダイオー

極405pおよび405 nは信号線404 a に接続さ れ、両薄膜トランジスタのドレイン電極407pおよび πはどちらも液晶等の電気光学素子408に接続されて

【0007】これらの回路に共通の問題点は各駆動回路 と薄膜トランジスタの間にサージ(静電気)電圧が発生 した場合に、薄膜トランジスタを保護する為の回路が設 けられていないことである。特に、薄膜トランジスタの ゲイト電極に高い電圧が加わると、ゲイト絶縁膜が破壊

【0008】また、薄膜トランジスタのソース・ドレイ ン間に過大な電圧がかかることによっても、それはゲイ ト電極とチャネル形成領域との間の電圧が大きくなり、 間接的にゲイト絶縁膜の破壊につながるため、薄膜トラ ンジスタは大きなダメージを受け、場合によっては破壊 に到る。このような過大な電圧の源泉としては何らかの 理由によって生じた静電気が主な理由であり、電流量自 体は決して大きくないことがほとんどであり、過大な電 圧が発生した場合には速やかに取り除くことが望まれ

#### [0009]

【発明が解決しようとする課題】本発明は薄膜トランジ スタを保護するための回路を適切な位置に適切な作製方 法によって設け、薄膜トランジスタを保護し、上記表示 素子の信頼性、寿命を高めることを目的とする。

#### [0010]

【課題を解決しようとする手段】薄膜トランジスタの保 護回路は、装置の表示部分の周辺に設けられることが望 まれ、また、表示部分の薄膜トランジスタの作製と同時 30 に作製されることが望まれる。さらに、正常な駆動量圧 は通過させるが、過大な電圧は通過させず、適切にパイ パスさせる必要がある。薄膜トランジスタにおいて過大 な電圧とは通常、ゲイト電圧のしきい値電圧の10倍程 度であり、50V以上を指すが、この値は薄膜トランジ スタの構造によって大きく変化する。一方、通常の駆動 電圧は、大きくてもゲイト電圧のしきい値電圧の数倍で あり、大抵の場合、10~40Vであるが、この値も薄 . 膜トランジスタの構造によって大きく変化する。

【0011】以上のような条件を満たすために、本発明 40 では、図5に示すように、表示素子部とその側辺の駆動 回路部に保護回路を設ける。保護回路としては、例え ば、図8および図9に示されるダイオードの持つツェナ 一特性を利用して回路を用いることができる。 ダイオー ドとしては、P型とN型の接合であるPN接合以外に、 1型(真性)とP型(もしくはN型)の接合であるPI 接合(NI接合)、あるいはP型、I型、N型の接合で あるPIN接合、さらにこれらを複数組み合わせて得ら れる、PIPI・・・接合やNINI・・・接合、PI NIPIN・・・接合等を用いることができる。また、

6

(4)

特爾平4-295826

5

ドを使用することも可能である。

【0012】図8 (A) にはダイオードを用いた保護回 路の例を示す。この例ではⅤいは正であり、例えば5~ 50 Vの電圧である。一般にダイオードは図8 (B) で 示されるような電流一電圧特性を示し、一定以上の逆方 向電圧を加えることによって、急激に電流が流れるよう になる。このときの特性をツェナー特性という。この急 激に電流が流れるようになるしきい電圧Viaの値は、例 えば5~20Vである。また、ダイオードを複数個直列 に接続することによって、Viaの値をより大きくするこ とが可能である。

【0013】図中のA点の電位が適切な正の値であると きには、ダイオードのうち、D1とD3は通常の導体に 近い抵抗として機能し、一方、D2とD4は極めて高い 抵抗として機能する。したがって、B点の電位はV。っと ほぼ同じ電位となる。同様にA点の電位が適切な負の値 であるときには、B点の電位は接地電位と同じ電位とな る.

【0014】しかしながら、Viaを越えるような過大な 正の電圧がかかった場合には、いずれのダイオードも低 20 い低抗として機能する。そして、D1とD2の抵抗値が ほぼ同じで、R1よりもはるかに小さければ、この電流 はほとんどがD2の方向に流れてゆく。過大な負の電圧 がかかった場合も同様で、ほとんどの電流がD1を経由 し、B点の電位は低く保たれる。このような回路を複数 直列に接続することによってより効果的に過大電流を阻 止することができる。

【0015】図9 (A) には、ダイオードを使用した別 の例を示す。 図中に示されるダイオードはツェナーダイ オードと呼ばれ、構造としては2つの互いに逆向きのダ 30 イオードをつないだもので、例えば、PNP (NPN) 接合、NIN (PIP) 接合、PINIP (NIPI N) 接合、あるいはこれらを組み合わせた接合によって 作られる。ツェナーダイオードの特性は図9 (B) に示 すように、- Via 以上+ Via 以下の電圧では極めて大き な抵抗として機能するが、それを超えるような過大な難 圧がかかった場合には、抵抗値が下がるというものであ

【0016】今、A点の電位がVi」以下の正または負で あるとすれば、このツェナーダイオードDIは極めて大 40 きな抵抗として機能し、B点の電位はA点の電位とほと んどかわらない。しかしながら、A点の電位がV.,を越 える過大な正または負の値であれば、D1は大きな抵抗 として機能し、その抵抗がR1に比べて、十分大きけれ ば、電流はほとんどがD1を経由して流れ、B点の電位 は低いままに保たれる。このような回路を複数直列に接 続することによって、より効果的に過大電圧を阻止する ことができる。

【0017】同じ効果を有する保護回路は薄膜トランジ

図6および図7に示す。図6 (A) は、正の過大電圧が かかったときにのみ動作して過大電圧をパイパスする回 路である。抵抗R1およびR2を選択することによっ て、Nチャネル型薄膜トランジス タのゲイト電圧およ び、ソース・ドレイン間の電圧を適当な値となるように 設計する。例えば、RI/R2=10とすれば、図中の A点における電位が(B点における電位を基準として) +50 V であるときに、ゲイトの電位を+5 V とするこ とができる。そして、この薄膜トランジスタのしきい値 電圧が+5 Vならば、この薄膜トランジスタは動作し、 ソース・ドレイン間に電流が流れる。A点における電位 が+50 V以上であれば、ゲイト電極の電位は+5 V以 上であるので、薄膜トランジスタは動作して、過大な電 圧を除去する効果を示す。ここで、薄膜トランジスタと して、Pチャネル型トランジスタとすれば、食の過大電 圧がかかった場合にのみ動作する。一方、A点における 電位が+50 V以下であれば、薄膜トランジスタは高い 抵抗として機能し、電圧はあまり低下しない。したがっ て、正常な信号電圧はバイバスされない。

【0018】図6(A)の回路は正の過大電圧がかかっ た場合にのみ動作し、負の過大電圧がかかった場合には 動作しなかった。しかしながら、実際には正の過大電圧 がかかる場合もあれば、負の過大電圧がかかる場合もあ り、どの場合にも対応できる必要がある。図 6 (B) は、そのための回路を示し、8つの抵抗R1、R2、R 3 およびR4の値を選択することによって、2つのNチ ャネル型トランジスタのソース・ドレイン間竜圧および ゲイト電極の電圧を適切に制御できる。例えば、R1/ R 2=10、R 4/R 3=10とすれば、A点の電位が +50 Vであれば、薄膜トランジスタで1のゲイト電極 の電位は+5Vであり、T2の電位は+45Vである。 このとき、T1にはソース・ドレイン電流が流れること は先に示した通りであるが、T2では、ゲイト絶縁膜を はさんで、チャネル形成領域の電位の方がゲイト電極の 電位よりも低いため、バイバス電流は流れない。

【0019】逆に、A点の電位が-50Vであれば、T 1のゲイト電磁の電位は-5Vであり、チャネル形成領 域の電位(0 V)よりも低いため、パイパス電流は流れ ない。しかしながら、T2のゲイト電極の電位は-45 Vであり、チャネル形成領域の電位(-50V)よりも 高いため、パイパス電流が流れる。そして、A点の電位 が一50 Vと+50 Vの間であれば、電流はどちらの薄 膜トランジスタも電流は流れず、したがって、正常な信 号電流はほとんど障害を受けない。

【0020】図6(C)は、以上の回路を複合させたも のであり、第1の保護回路(図上部)において減衰した 過大電圧を抵抗RSを経たのちに、さらに第2の保護回 路(図下部)によって減衰せしめる。

【0021】図6は、Nチャネル型薄痕トランジスタも スタを利用しても作製することが可能である。その例を 50 しくはP チャネル型薄膜トランジスタのどちらか一方を

特開平4-295826

使用して構成された保護回路に関するものであった。 P チャネル型薄膜トランジスタとNチャネル型薄膜トラン ジスタを両方とも用いることによっても図7に示すよう に保護回路を構成することができる。図7(A)を用い て、この方法による保護回路の基本動作を説明する。

【0 0 2 2】図 6 で示したものと同様に、適切な抵抗R 1、 R 2 を選択することによって、ソース・ドレイン間 の電圧とゲイト電極の電位を適切な値にすることができ る。例えば、R1/R2=10とすることによって、A 点における電位が、B点を基準としたときに+50であ 10 ったとすると、薄膜トランジスタのゲイト電極の電圧は いずれも+5 V とである。そして、薄膜トランジスタの うち、Nチャネル薄膜トランジスタであるTIのみがパ イバスとして機能する。

【0023】逆に、A点の電位が-50Vであった場合 には、両薄膜トランジスタのゲイト電極の電位は-5V であるが、このときにはPチャネル型薄膜トランジスタ であるT2のみがパイパスとして機能する。図7 (B) は、以上の回路を組み合わせたものである。

【0024】このような方式を採用する場合には、保護 20 回路で使用される薄膜トランジスタの耐圧が保護回路の 耐圧を決定する。薄膜トランジスタにおいて、ゲイト電 極とソース電極との電圧の許容値が50Vであれば、以 上の回路は±500Vまでの電圧に対して耐えることが でき、かつ、保護回路として機能する。もちろん、抵抗 の値を選択することによってこの値を変えることは容易 にできる。

【0025】図6および図7ではソース・ドレイン間の 抵抗については何ら配述がないが、この値を考慮するこ とはソース・ドレイン間の電圧を決定する上で重要であ 30 る。一般的な薄膜型トランジスタにおける値としては、 例えば、チャネル長が10μm、チャネル幅が10μm のNチャネル型薄膜トランジスタで10~~1011 Qが 得られている。この値はかなり大きいように思えるが、 抵抗率10°Ω·cmの高抵抗多結晶シリコン、あるい はアモルファス(セミアモルファス)シリコンを用い て、長さ10μm、幅1μm、厚さ0. 1μmの線状体 の抵抗は $10^{12}\Omega$ となり、上記の薄膜トランジスタの抵 抗はほとんど無視できる。

は、このように珪素を主とする材料を用いてもよいし、 金属材料や金属と理索との合金、各種化合物半導体(例 えば酸化錫、酸化インジウム、酸化錫インジウム等)を 用いてもよい。

【0027】次に、本発明の表示装置駆動回路の保護回 路の作製方法について述べる。本発明の保護回路の特色 としては、回路の作製が、駆動回路(図1~図4で示さ れる薄膜トランジターを含む回路)の作製と平行してお こなえるということであり、その例を以下に示す。

ンジスターと、周辺に設けられるツェナーダイオードの 作製方法の1例を示す。まず、表示素子を実装するため の適切な基板上に、厚さ10nm~10μm、このまし くは $50nm\sim1\mu m$ の半導体故膜を設け、これを選択 的にエッチングして、半導体領域1001と1002を 形成する。半導体領域の大きさは、後に形成される素子 の大きさによって決定される。通常の薄膜トランッジス 夕の場合であれば、1辺の長さは100nm~100μ mが使用される。このときの基板の材料としては石英ガ ラス、ANガラス等のガラス材料が選択され、また、必 要によっては、基板上に別な被膜が形成されたものが使 用される。さらに、半導体被膜の形成方法としては、減 圧CVD (LPCVD) 法、プラズマCVD法、光CV D法等が使用される。さらに、この成膜の終了直後、も しくは他のプロセスを経たのち、半導体膜は、400~ 800度C、好ましくは500~650度Cにおいて、 熱処理され、あるいは、レーザー光等の強光を照射する ことによって結晶性を高め、半導体としての特性の向上 を計ってもよい。

【0029】次に、このようにして形成された半導体領 域上にゲイト絶縁膜として機能する被膜 1003と10 0.4が、厚さ1.0 nm $\sim 1$   $\mu$ m、このましくは1.0 nm ~200 n m形成される。この被膜としては酸化珪素、 窒化珪素等が使用され、その作製方法は、LPCVD 法、プラズマCVD法、光CVD法、熱酸化 (窒化) 法、光照射酸化(窒化)法、プラズマ酸化(窒化)法等 の方法が目的とする被膜の厚さ、特性に応じて選択され る。最後にゲイト電極の材料となる厚さ50nm~10 μm. 好ましくは100 nm~2μmの被膜1005が これらを覆って形成される。ゲイト電極の材料として は、アモルファスシリコン (ゲルマニウム)、セミアモ ルファスシリコン (ゲルマニウム)、多結晶シリコン (ゲルマニウム)等の半導体材料、タングステンシリサ イド、アルミニウムシリサイド、モリブテンシリサイド 等の珪化物、タングステンやモリブテン、アルミニウム といった金属あるいは合金の単層、もしくはこれらの材 料を多層に構成したものが用いられる。例えば、厚さ1 0~100nmのリンがドープされたアモルファスシリ コン層の上に厚さ100nm~2μmのタングステン層  $\{0\ 0\ 2\ 6\}$  これらの保護回路で使用される抵抗として 40 が設けられた構造とすることも可能である。このように して図10(A)を得る。

【0030】次に、被膜1005を選択的に絶縁膜の上 に残量せしめ、領域1006および1007を形成す る。この領域は後にゲイト電極となる場合がある。さら に、公知の不純物導入方法、例えばイオン打ち込み法、 熱拡散法、によって半導体領域1001および1002 内に選択的に不純物を多く含有し、導電率の大きな額 域、いわゆる不純物領域1008~1011を形成す る。このとき、領域1006および1007あるいはそ 【0028】図10は、駆動回路に用いられる薄膜トラ 50 の上に存在するフォトレジスト等が、不純物導入の際の

(6)

特爾平4-295826

マスクとして機能するため、その下部には不純物はあまり侵入しない。これは、通常、セルフアライン工程とよばれる工程である。さらに、イオン打ち込み法によって不純物が導入された場合には、半導体領域の結晶性が著しく損なわれるので、400~800 度C、好ましくは500~650 度C において、然処理され、あるいは、レーザー光等の強光を表面から、あるいは裏面から照射することによって結晶性を高め、半導体としての特性の向上を計る必要がある。このようにして図10 (B) を得る。

9

【0031】最後に領域1006および1007を置って絶縁膜を形成したのち、領域1007および不純物領域1008~1011に電極形成用の穴を開け、電極1012~1016を形成する。このようにして、ツェナーダイオード1017およびNチャネル型薄膜トランジスタ1018が作製される。このようにして図10(C)を得る。このような、ツェナーダイオードと薄膜トランジスタの混在した装置は、例えば図9で示される保護回路を有する装置である。

【0032】さて、図10(C)においては、領域1006には電極が設けられず、外部からの信号によって、 半導体領域1002の導電性が制御されることがないので、素子1017は薄膜トランジスタとしては機能しないが、最後の工程で電極を設ければ薄膜トランジスタとなる。したがって、図10(B)で示される(未完成)案子を多量に基板上に作製しておき、後に必要に応じて、表示装置領域あるいは周辺領域のこれら素子に電極を設け、あるものは薄膜トランジスタとして、あるものはダイオードとして機能するように設計できる自由度がある。

【0033】図11は、駆動回路に用いられる薄膜トランジスターと、周辺に設けられる薄膜トランジスタの作製方法の1例を示す。まず、基板上に、厚さ $10 \, \mathrm{nm} \sim 10 \, \mathrm{um}$ 、好ましくは $50 \, \mathrm{nm} \sim 1 \, \mathrm{um}$ の半導体被膜を設け、これを選択的にエッチングして、半導体循域 $1101 \sim 1104$ を形成する。

【0034】次に、このようにして形成された半導体領域上にゲイト絶縁膜として機能する被膜1105が形成される。最後にゲイト電極の材料となる被膜1006がこれらを覆って形成される。このようにして図11(A)を得る。

【0035】次に、被膜1106を選択的に絶縁膜の上に残電せしめ、ゲイト電極1107~1110を形成する。このようにして図11(B)を得る。

【0036】さらに、半導体領域1101および110 4はフォトレッジスト等によってマスクし、半導体領域 1102および1103のみを奪出させ、公知の不純物 導入方法によって半導体領域1102と1103にセル フアライン的にP型の不純物領域1111~1114を 形成する(図11(C))。さらに、同様に今度は半導 50 体領域1102と1103にマスクをし、半導体領域1 101と1104を奪出させ、不純物の導入をおこない、N型の不純物領域1115~1118を形成する。 こうして図11(D)を得る。

10

【0037】最後にゲイト電極1107~1110を覆って絶縁膜を形成したのち、各ゲイト電極および不純物 領域に電極形成用の穴を開け、電極1119~1112 8形成する。このようにして、Pチャネル型薄膜トラン ジスタとNチャネル型薄膜トランジスタの遺在した回路 が作製される。このようにして図11(E)を得る。こ のような、Pチャネル型薄膜トランジスタとNチャネル 型薄膜トランジスタの混在した回路は、例えば図7で示される保護回路を有する装置で使用される。

【0038】図13は、以上のような作製方法によって作製される保護回路の例である。この作製方法によっては、まず、半導体領域1301と1302を形成し、ゲイト絶縁膜として機能する被膜(図には示されていない)を形成したあと、両半導体領域1301にP型不純物領域を、半導体領域1302にN型不純物をそれぞれ後した後、さらに層間絶縁膜(図には示されていない)を形成する。そして、良導電体であるアルミニウム等の金属材料によって、良導電体であるアルミニウム等の金属材料によって、固半導体領域にまたがる金属電筒形成する。その後、例えば酸化器・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307と1308を形成して、保護回路が形成される。

【0039】図12は、駆動回路に用いられる薄膜トラ の ンジスターと、周辺に設けられるダイオードの作製方法 の1例を示す。まず、茎板上に半導体被膜を設け、これ を選択的にエッチングして、半導体領域1201~12 04を形成する。

【0040】次に、このようにして形成された半導体領域上にゲイト絶縁観として機能する被膜1205が形成される。最後にゲイト電極の材料となる被膜1206がこれらを覆って形成される。このようにして図12(A)を得る。

【0041】次に、被膜1206を選択的に絶機膜の上 40 に残量せしめ、ゲイト電極1207と1208を形成す る。このようにして図12(B)を得る。

【0042】さらに、半導体領域1201および1202の一部、および1204の全部はフォトレジスト等によってマスクし、半導体領域1201および1202の他の一部、および1203のみを露出させ、公知の不純物導入方法によって、半導体領域1201と1202の一部にP型の不純物領域1203にセルフアライン的にP型の不純物領域1211と12を形成する(図12(C))。さらに、同様に今度は半導体領域1201と

(7)

特開平4-295826

11

1202の不純物領域を含む領域と1203の全部にマ スクをし、半導体領域1201と1202の他の一部と 1204全部を露出させ、不純物の導入をおこない、N 型の不純物領域1213~1216を形成する。こうし て図12 (D) を得る。

【0043】 最後にゲイト電極1207と1208を覆 って絶縁膜を形成したのち、各ゲイト電極および不純物 領域に電極形成用の穴を開け、電極1217~1124 を形成する。このようにして、PINダイオード122 5と1226、Pチャネル型薄膜トランジスタ122 7、Nチャネル型薄膜トランジスタ1228の混在した 回路が作製される。このようにして図12(E)を得 る。このような、ダイオードとPチャネル型薄膜トラン ジスタとNチャネル型薄膜トランジスタの混在した回路 は、例えば図8で示される保護回路を有する装置で使用 される。特に電極1218はそれを延在せしめることに よって、図8において示される抵抗を含む配線として使 用できる。

【0044】図14には、積層化されたPチャネル型簿 膜トランジスタとNチャネル型障膜トランジスタとを有 20 する装置の作製方法を示す。図10~図12に示した方 法を利用して、まず、基板上にN型の不純物領域を育す る半導体領域1405、1406、さらに、それらの上 にゲイト絶縁膜を介して設けられたゲイト電極140 3、1404を作製し、Nチャネル型薄膜トランジスタ 1401と1402を得る。この薄膜トランジスタのゲ イト電極になる部分を電気的に外部と接続しなかった場 合にはこれらの条子はダイオードとして機能することは 先に述べたとおりである。こうして、図14(A)を得 る、

【0045】ついで層間絶縁膜1407を形成し、その 上にP型の不純物領域を有する半導体領域1408、1 409、さらに、それらの上にゲイト絶縁腹を介して設 けられたゲイト電極1410、1411を作製し、Pテ ャネル型簿膜トランジスタ1412と1413を得る。 こうして、図14(B)を得る。

【0046】最後に全体に層間絶縁膜を形成した後、必 要な電極、例えば1414~1423を形成する。こう して図14 (C) に示されるような、Pチャネル型薄膜 トランジスタとNチャネル型薄膜トランジスタの混在し た回路が得られる。

[0047]

【実施例】 〔実施例 1 〕 本実施例では、薄膜トランジス タの作製方法を中心に説明する。作製方法は図11をも とに説明する。まず、石英ガラス等の高価でない700 度に以下、例えば約600度Cの熱処理に耐えうるガラ ス基版上に、マグネトロンRF(高周波)スパッタ法を 用いてブロッキングとしての酸化珪素膜を基板上に、1 00~300nmの厚さに作製する。プロセス条件は実 質的に破棄100%、99、9%以上の農業雰囲気、成 50 ~700度Cの温度にて12~70時間非酸化性雰囲気

模温度15度C、出力400~800W、圧力0.5P aとした。ターゲットに石英または単結晶シリコンを用 いた成膜速度は3~10nm/分であった。

【0048】この上にシリコン臓をLPCVD法、スパ ッタ法またはプラズマCVD法によって形成した。LP CVD法で形成する場合、結晶化温度よりも100~2 00度C低い450~550度C、例えば530度Cで ジシラン (Sl:H:) またはトリシラン (Sl:H.) をCVD装置に供給して成膜した。反応炉内圧力は30 10 ~300Paとした。成膜速度は5~23nm/分であ った。Nチャネル型薄膜トランジスタとPチャネル型薄 腹トランジスタのスレシュホールド電圧(Via)を概略 同一に制御するためにホウソをジポランを混入して1× 1012~1×1011cmつの過度として成膜中に添加し てもよい.

【0049】スパッタ法でおこなう場合、スパッタの背 圧を1×10-6Pa以下とし、単結晶シリコンをターゲ ットとして、アルゴンに水素を20~80%混入した雰 囲気でおこなった。例えばアルゴン20%、水素80% とした。成膜温度は150度C、周波数は13,56M Hz、スパッタ出力は400~800W、成旗時圧力は 0. 5 P a であった。

【0050】プラズマCVD法によって珪素膜を形成す る場合、温度は例えば300度Cとし、モノシラン(S iHa) またはジシラン (SliHa) を用いた。これ らをPCVD装置内に導入し、13.56MHzの高層 波電力を加えて成膜した。

【0051】これらの方法によって形成された被職は、 厳索が5×10%cm<sup>3</sup>以下であることが好ましい。こ 30 の酸素濃度が高いと結晶化させにくく、熱アニール温度 を高く、または熱アニール時間を長くしなければならな い。また、少なすぎると、パックライト(表示素子の後 方に配置された光原)により、薄膜トランジスタがオフ 状態であるにも関わらず、ソース・ドレイン間に電流が 流れるというリークが発生する。そのため、酸素の温度 は4×1012~4×1020cm13の範囲とした。水素の 遺産は4×1010cm<sup>-3</sup>り、珪素の4×1011cm<sup>-3</sup>と 比較すると、1原子%であった。また、ソース、ドレイ ンに対してより結晶化を助長させるため、酸素濃度を7 40 × 10 th c mつ以下、好ましくは 1× 10 th c mつ以下 とし、表示素子を構成する薄膜トランジスタのチャネル 形成領域にのみ酸素をイオン注入法によって5×10<sup>20</sup> ~5×10<sup>21</sup> cm<sup>-1</sup>となるように添加してもよい。その とき、周辺回路を構成する薄膜トランジスタには光照射 がされないため、この酸素の混入をより少なくし、より 大きいキャリヤ移動度を得ることによって、装置の高周 波動作をさせることが可能である。

【0052】次にアモルファス状態の珪素膜を50~5 00nm、例えば150nmの厚さに作製の後、450

14

(8)

特開平4-295826

13

にて中温度の加熱処理、例えば水素雰囲気下にて600 **度Cの温度で保持した。珪素膜の下の基板表面にアモル** ファス構造の酸化珪素膜が形成されているため、この熱 処理で特定の核が発生せず、全体に均一に加熱アニール される。すなわち、成膜時はアモルファス構造を有し、 また水素は単に混入しているのみである。

【0053】アニールにより、珪素膜はアモルファス構 造から秩序性の高い状態に移り、一部には結晶状態を呈 する。特にシリコンの成膜後の状態で比較的秩序性の高 い領域では特に結晶化して結晶状態になろうとする。し 10 ン膜 $0.3 \mu m$ の計 $0.5 \mu m$ とした。 かしこれらの領域間に存在する珪素により互いの結合が なされるため、珪素同士は互いにひっぱりあう。レーザ ーラマン分光法による瀕定の結果、単結晶の珪素のラマ ンピーク521cm<sup>-1</sup>より低波数がわいシフトした、例 えば、515cm1程度に中心を有するピークが得られ る。それの見掛け上の結晶粒径は、ラマンピークの半値 幅から計算すると5~50nmで、マイクロクリスタル と同じ程度であるが、実際にはこの結晶性の高い領域は 多数存在して、クラスタ状の構造を形成し、各クラスタ アモルファス構造の被膜を形成させることができた。

【0054】結果として、被膜は実質的に粒界(グレイ ンパウンダリー、以下GBという)がない状態となる。 キャリヤは各クラスタ間をアンカリングされた箇所を通 じて互いに容易に移動しうるため、いわゆるGBの明確 に存在する多結晶珪素よりも高いキャリヤ移動度を呈す る、すなわち、ホール移動度として、10~200cm : /Vs、電子移動度として、15~300cm²/V sが得られた。

はなく、900~1200度Cの高温でのアニールによ り被膜を多結晶化すると、核からの固相成長により被膜 中の不純物の偏折がおきて、GBには酸素、窒素、炭素 等の不純物が多くなり、結晶中の移動度は大きいが、G Bでのパリヤ(障壁)を作ってそこでのキャリヤの移動 を阻害し、あるいはキャリヤをトラップし、結果として 10 cm: / V s 以下のキャリヤ移動度しか得られな すなわち、本実施例ではかくのごとき理由により、 セミアモルファスまたはセミクリスタル構造を有するシ リコン半導体を用いている。して、この半導体膜を第1 のフォトマスクを用いてパターニングし、半導体領域1 101~1104を形成した。1つの半導体領域の大き さとしては、例えば10μm×50μmとした。

【0056】この上に酸化珪素膜1105をゲイト絶縁 膜として50~200 n.m. 例えば100 n.mの厚さに 形成した。これはブロッキング層としての酸化珪素膜の 作製と同じ条件で作製した。この成膜時にフッ素もしく はその化合物(フッ化水素やフッ化珪素等)を混入する ことにより、被膜中に、10g~10gcmg、例えば  $5 \times 10$  い。 $cm^{-3}$  の遺度のフッ素を添加し、ナトリウム 50 い。

イオン等の固定化をさせてもよい。

【0057】この後、この上側にリンが1~5×10<sup>21</sup> c m<sup>-1</sup>の適度に入ったシリコン幀またはこのシリコン膜 とその上にモリブテン、タングステン、モリブテンシリ サイド、タングステンシリサイドとの多層構造膜110 6を形成した。これを第2のフォトマスクにてパターニ ングし、ゲイト電極1107~1110を形成した。こ のときのゲイト電極の幅は、例えば10μmとし、その 厚さは、リンドープされた珪素膜 0 ,  $2\mu m$ とモリブテ

【0058】さらに、全体にフォトレジストを堕布し、 第3のフォトマスクを用いて、フォトレジストのパター ニングをおこない、イオン注入をした際に半導体領域1 102と1103のみにイオンが注入されるように、半 導体領域1101と1104を隠し、ホウソを1~5× 1 0 <sup>13</sup> c m<sup>-2</sup>のドーズ量でイオン注入法によって添加し てP型の不純物領域1111~1114を形成した。同 じく、新たに全体にフォトレジストを堕布し、第4のフ ォトマスクを用いて、フォトレジストのパターニングを 間は互いに珪素同士で結合(アンカリング)されたセミ 20 おこない、イオン住入をした際に半導体領域1101と 1104のみにイオンが注入されるように、半導体領域 1 1 0 2 と 1 1 0 3 を隠し、リンを 1 ~ 5 × 1 0 <sup>11</sup> c m マのドーズ量でイオン住入法によって添加して、N型の 不純物領域1115~1118を形成した。

> 【0059】これらの不純物の導入は酸化珪素膜を通じ ておこなった。しかし、ゲイト電極をマスクとしてシリ コン上の酸化珪素膜を取り除き、その後、ホウソ、リン を直接珪素膜中にイオン注入してもよい。

【0060】次に600度Cにて10~50時間で再び 【0055】他方、上記のごとき中温度でのアニールで 30 加熱アニールをおこなった。各薄膜トランジスタのソー ス、ドレイン領域の不純物を活性化して、P-、N-と して作製した。また、ゲイト電極の下にはチャネル形成 領域が実質的に真性(【型)のセミアモルファス半導体 として形成されている。

> 【0061】かくすると、セルフアライン方式でありな がらも、700度C以上に全ての工程で温度を加えるこ となく、Pチャネル型あるいはNチャネル型、あるいは その両方の薄膜トランジスタを作製することができる。 そのため、基板材料として高価な石英等を用いることな く装置を作製することができる。よって、例えば、液晶 の大型表示装置には極めて適したプロセスであるといえ る.

> 【0062】本実施例でが熱アニールは、半導体領域形 成時(図11(A)) およびソース、ドレイン領域への イオン注入後(図11 (D)) の2回おこなった。しか し、半導体領域形成前後でのアニールは、求める薄膜ト ランジスターの特性によって省略し、また、この2回の アニールをイオン住入工程の後の1回で兼ねることによ り、製造工程の簡略化、製造時間の短縮を図ってもよ

(9)

特別平4-295826

15

【0063】さて、その後、図11 (E) において示すように、全体に前記したスパッタ法により酸化珪素膜を形成し、これを層間絶縁膜とした。この層間絶 膜は、酸化珪素以外にも、リンガラス、ポロガタラス、あるいはリン・ポロンガラス等を用いてもよい。また、その形成方法はLPCVD法、光CVD法、常圧CVD法のでとき気間相成長法が適していたが、ゾルゲル法のごとき気間体の化学反応を利用する方法によって十分な特性を示す材料が得られた。特に後者の方法は、コスの個性を示す材料が得られた。特に後者の方法は、コスの層間絶縁膜の厚さとしては、例えば、0、2~0、6μmを形成したが、これは、薄膜トランジスタの大きさによって決定されるため、これより厚い場合も、また薄い場合もあり得る。

【0064】その後、前記層間絶縁膜に、第5のフォトマスクを用いて、電極用の窓を形成し、さらに、これら全体にアルミニウムをスパッタ法によって形成した。アルミニウムのかわりにクロムのような耐熱性の金属を用いることも可能である。そして、第6のフォトマスクによって、アルミニウムをパターニングし、電極・リード1119~1128を形成した。こうして、図11(E)が得られた。このとき、図11には示されていないが、駆動回路と薄膜トランジスタとを結ぶ、信号線も同時に形成することが可能である。

【0065】さらに、その上に抵抗率が $10^{\circ}$ ~ $10^{\circ}$  Qcm、好ましくは $10^{\circ}$ ~ $10^{\circ}$  Qcmのアモルファスシリコン膜を、例えば、30~200nmの厚さで形成した。そして、第7のフォトマスクを用いてパターニングをおこない、抵抗として機能する配線 1307、1308 を形成した。図13 において、斜線部は配線間の 30 コンタクトの有ることを示す。図15 には、上記の工程によって作製された素子の断面が示されている。図15 (A) において、1502 は上記のアモルファスシリコンによって形成された抵抗配線を示す。

【0066】その後、表面を平坦化用有機樹脂150 1、例えば透光性ポリイミド樹脂を整布形成し、表示素 子領域の必要な部分に第8のフォトマスクによって電極 用穴を形成し、さらに、透明導電性材料の被膜、例え は、酸化鶏、酸化インジヴム、酸化ニッケル、酸化亜 別、あるいはそれらの合金・化合物、例えば、酸化イン ジウム・鶏(ITO)の被膜を、スパッタ法によって形 成した。そして、これをフォトマスクを使用しない、例 えば、レーザースクライブ (レーザーエッチング) 法に よってパターニングをおこなった。もちろん、通常のよ うにマスクを用いて、パターニングをおこなうことも可 能であるが、特に表示装置の面積が大きな場合にはマス ク合わせは高度の技術を要し、マスク合わせの回数が増 大ることは歩留りの低下につながるため出来れば避ける ことが望ましい。レーザースクライブ法ではマスク合わ せは不必要であり、また、透明導電膜のパターニングは 50 レーザースクライブ法によって可能な最小パターン幅の 0、3μmに比べればその10倍以上であるため、歩留 りを低下させずにパターニングできる理想的な方法であ る。このようにしてパターニングして、函案電極150 3を形成した。

16

【0067】そして、この1TOは室温~150度Cで成膜し、200~400度Cの酸素、または大気中でのアニールをおこなった。

【0068】その後、表示装置、例えば液晶表示装置の 10 作製に必要な各種の工程、例えば対向電極の形成や、液 品表示装置であれば液晶の注入等、を経て、表示装置が 作製されたが、本発明とは直接関係ないので詳細につい ては述べない。

【0069】 (実施例2) 実施例1と同様な手法によって、図11 (E) を得た。その後、図15 (B) に示されるように表面に平坦化用有機樹脂1504、例えば透光性ポリイミド樹脂を塗布形成し、周辺の保護回路を含む領域、および表示素子領域の必要な部分に第8のフォトマスクによって電極用穴を形成し、さらに、透明導化ニッケル、酸化亜鉛、あるいはそれらの合金・化合物、例えば、酸化インジウム・錫(ITO) の被寝を、スパッタ法によって形成した。そして、これを第9のフォトマスクを使用して、バターニングをおこなった。 周辺領域において、抵抗として機能する配線(図13においては、1307や1308に対応する)を形成した。

【0070】そして、このITOは室温~150度Cで 成膜し、200~400度Cの酸素、または大気中での アニールをおこなった。

【0071】その後、表示装置、例えば液晶表示装置の作製に必要な各種の工程、例えば対向電極の形成や、液晶表示装置であれば液晶の注入等、を経て、表示装置が作製されたが、本発明とは直接関係ないので詳細については述べない。

[0072]

【発明の効果】本発明を用いることによって、液晶、強 誘電体、その他、電気光学的な効果を有する材料を用い た表示装置で、表示素子を薄膜トランジスタを用いた方 30 法によって駆動するものにおいて、薄膜トランジスタ等 の素子をサージ電圧から保護することができ、よって、 上記表示装置の信頼性の向上、耐久性の向上、および長 寿命化を達成することができた。

## 【図面の簡単な説明】

- 【図1】 表示素子部の構造の例を示す。
- 【図2】 表示案子部の構造の例を示す。
- 【図3】 表示素子部の構造の例を示す。
- 【図4】 表示素子部の構造の例を示す。
- 【図 5】 本発明の保護回路の利用例を示す。
- 【図6】 本発明の保護回路の例を示す。

17

【図7】 本発明の保護回路の例を示す。

【図8】 本発明の保護回路の例を示す。

【図9】 本発明の保護回路の例を示す。

【図10】本発明の保護回路の作製方法を示す。

【図11】本発明の保護回路の作製方法を示す。

【図12】本発明の保護回路の作製方法を示す。

【図13】本発明の保護回路の例を示す。

【図14】本発明の保護回路の作製方法を示す。

【図15】本発明の保護回路の例を示す。

【符号の説明】

(10)

特開平4-295826

18

1301・・・N型の不純物領域を含む半導体領域

1302・・・P型の不純物領域を含む半導体領域

1303・・・ゲイト電極

1304・・・不純物質報間を接続する金属電極・リー

۲

1305・・・不純物領域間を接続する金属電極・リー


۲


1306・・・信号線


1307、1308・・・抵抗として機能する配線


[图2]


10













(12)


特開平4-295826





(13)

特開平4-295826



フロントページの続き

(72) 発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内